第一階段‧練習

第一階段：
將「除法機」修改為「乘法機」之行為模式設計，以 Verilog 設計並模擬。


乘法機 (行為模式) ASM圖：




模擬波形圖如下：